法國芯片設(shè)計(jì)公司阿托圖德（AttoTude）近日宣布，已將其電子設(shè)計(jì)自動化（EDA）工具鏈全面接入是德科技（Keysight）的設(shè)計(jì)系統(tǒng)（ADS），并深度整合至內(nèi)部持續(xù)集成（CI）開發(fā)流程。該舉措使企業(yè)專用集成電路（ASIC）的研發(fā)周期縮短逾50%，首顆芯片從電磁仿真、電路驗(yàn)證到Zui終流片僅耗時不足六周，有效規(guī)避了傳統(tǒng)高頻芯片設(shè)計(jì)中常見的掩膜重做風(fēng)險(xiǎn)。

高頻互連結(jié)構(gòu)的電磁仿真門檻

阿托圖德主攻面向超大規(guī)模數(shù)據(jù)中心的人工智能基礎(chǔ)設(shè)施，其研發(fā)的介質(zhì)互連平臺芯片支持單通道200G、400G及800G傳輸速率。當(dāng)信號頻率攀升至射頻至亞太赫茲乃至3太赫茲區(qū)間時，芯片內(nèi)部的物理互連結(jié)構(gòu)會呈現(xiàn)出明顯的波導(dǎo)效應(yīng)。在此工況下，傳統(tǒng)的等效電路模型已無法滿足精度要求，工程師必須在流片前直接開展三維電磁場仿真，以提取寄生參數(shù)并驗(yàn)證信號完整性。若仿真偏差過大，極易導(dǎo)致硅片回片后性能不達(dá)標(biāo)，進(jìn)而引發(fā)高昂的重新制版成本與項(xiàng)目延期。目前主流代工廠對高頻介質(zhì)的介電常數(shù)公差要求通?？刂圃凇?%以內(nèi)，這進(jìn)一步放大了前期仿真模型的容錯壓力。

集中化數(shù)據(jù)管控與架構(gòu)預(yù)演

為應(yīng)對上述技術(shù)瓶頸，阿托圖德將設(shè)計(jì)數(shù)據(jù)的版本控制、原理圖庫與電磁模型統(tǒng)一托管于是德科技的軟件環(huán)境中。工程團(tuán)隊(duì)在并行推進(jìn)架構(gòu)設(shè)計(jì)時，可通過該平臺實(shí)現(xiàn)跨模塊的數(shù)據(jù)溯源，確保仿真輸入條件與后期晶圓廠實(shí)測數(shù)據(jù)嚴(yán)格對齊。系統(tǒng)級建模環(huán)節(jié)被前置至流片決策之前，用于量化評估不同拓?fù)浣Y(jié)構(gòu)的功耗、延遲與面積權(quán)衡。阿托圖德ASIC架構(gòu)師理查德·陳指出，跨越百吉赫茲至太赫茲頻段的介質(zhì)互連設(shè)計(jì)對模型保真度極為敏感，只有將仿真誤差控制在極小范圍內(nèi)，才能保障芯片一次流片成功率。該流程改造不僅提升了代碼與網(wǎng)表的同步效率，更將原本分散在多個部門的驗(yàn)證節(jié)點(diǎn)串聯(lián)為標(biāo)準(zhǔn)化流水線。

該項(xiàng)目公開的核心技術(shù)指標(biāo)清晰勾勒出下一代AI算力底座的演進(jìn)輪廓，以下數(shù)據(jù)可直接作為國內(nèi)芯片設(shè)計(jì)企業(yè)選型對標(biāo)與供應(yīng)鏈調(diào)研的參考基準(zhǔn)：

上述參數(shù)直觀反映了當(dāng)前AI算力集群對高速互連技術(shù)的演進(jìn)方向。對于國內(nèi)芯片設(shè)計(jì)企業(yè)與封裝測試廠商而言，此類高帶寬低延遲的介質(zhì)互連方案正逐步成為突破傳統(tǒng)銅纜傳輸瓶頸的關(guān)鍵路徑。采購端需重點(diǎn)關(guān)注EDA工具鏈與現(xiàn)有PCB及載板設(shè)計(jì)軟件的兼容性，以及供應(yīng)商是否提供針對特定工藝節(jié)點(diǎn)的校準(zhǔn)模型庫。

法國及歐洲近年來在主權(quán)AI算力基礎(chǔ)設(shè)施建設(shè)上投入顯著，本土企業(yè)傾向于通過自主可控的底層互連技術(shù)降低對海外供應(yīng)鏈的依賴。阿托圖德的實(shí)踐表明，將電磁仿真與持續(xù)集成流水線打通，能夠大幅壓縮硬件迭代周期。中國企業(yè)在布局高端服務(wù)器主板或光通信模塊時，可借鑒其數(shù)據(jù)管理邏輯，建立從系統(tǒng)架構(gòu)到硅片實(shí)測的閉環(huán)驗(yàn)證體系。在選型方面，建議優(yōu)先考察具備完整信號完整性分析套件且支持多物理場耦合的工業(yè)軟件，同時評估原廠的技術(shù)支持響應(yīng)速度與本地化培訓(xùn)資源。此外，高頻測試夾具的校準(zhǔn)標(biāo)準(zhǔn)與軟件內(nèi)置模型需保持嚴(yán)格對應(yīng)，避免因測量基準(zhǔn)差異導(dǎo)致良率波動。

研發(fā)周期縮短超過50%這一數(shù)據(jù)，在先進(jìn)制程與高頻封裝領(lǐng)域具有明確的商業(yè)參考價(jià)值。隨著AI大模型參數(shù)量指數(shù)級增長，數(shù)據(jù)中心對內(nèi)部互聯(lián)帶寬的需求已從百吉赫茲向太赫茲邁進(jìn)，傳統(tǒng)“設(shè)計(jì)-流片-測試-修改”的長周期模式已難以匹配市場節(jié)奏。將首次流片驗(yàn)證時間壓縮至六周以內(nèi)，意味著企業(yè)能夠在同一財(cái)年內(nèi)完成更多次架構(gòu)迭代，快速響應(yīng)客戶定制化需求。對于上游半導(dǎo)體設(shè)備商與材料供應(yīng)商而言，高頻互連芯片的量產(chǎn)提速也將帶動特種基板、低損耗覆銅板及高精度測試探針的訂單釋放。國內(nèi)渠道商在跟進(jìn)此類項(xiàng)目時，需注意歐美EDA廠商對出口管制的合規(guī)邊界，提前規(guī)劃替代方案或聯(lián)合開發(fā)路徑，以保障供應(yīng)鏈連續(xù)性。