隨著芯片架構(gòu)日益復(fù)雜，先進(jìn)封裝在將多個(gè)芯片或芯粒集成于緊湊空間時(shí)，對(duì)內(nèi)部結(jié)構(gòu)、連接及形變的可靠檢測(cè)提出更高要求。蔡司半導(dǎo)體制造技術(shù)（SMT）針對(duì)下一代半導(dǎo)體制造需求，推出ZEISS NLX與ZEISS DUNE檢測(cè)測(cè)量系統(tǒng)。

ZEISS NLX可在不破壞樣品的前提下清晰呈現(xiàn)現(xiàn)代芯片封裝的內(nèi)部結(jié)構(gòu)。該系統(tǒng)專為300毫米晶圓設(shè)計(jì)，支持新工藝流程開發(fā)及大規(guī)模量產(chǎn)，可幫助芯片制造商檢查堆疊晶粒間的連接并早期發(fā)現(xiàn)潛在缺陷。ZEISS DUNE則聚焦復(fù)雜工藝中的晶圓翹曲挑戰(zhàn)，能夠測(cè)量晶圓表面地形并進(jìn)行個(gè)體校正，從而輔助關(guān)鍵工藝步驟，避免下游加工良率損失或?yàn)殒I合工藝做準(zhǔn)備。

蔡司半導(dǎo)體制造光學(xué)總裁Christoph Hensche表示，下一代半導(dǎo)體制造不僅依賴單項(xiàng)技術(shù)突破，更需高度復(fù)雜工藝步驟的精準(zhǔn)協(xié)同。在美國(guó)等核心創(chuàng)新市場(chǎng)，緊密的技術(shù)合作至關(guān)重要。蔡司SMT將光學(xué)系統(tǒng)與工藝控制的深厚專長(zhǎng)同先進(jìn)封裝新方案結(jié)合，協(xié)助客戶以可靠、高效且規(guī)?；姆绞酵七M(jìn)未來芯片量產(chǎn)。

在光刻關(guān)鍵工藝方面，蔡司SMT重點(diǎn)提供光掩模解決方案。ZEISS AIMS EUV 3.0可在與晶圓掃描儀相當(dāng)?shù)墓鈱W(xué)條件下檢測(cè)光掩模，使生產(chǎn)前及時(shí)發(fā)現(xiàn)并評(píng)估關(guān)鍵缺陷。該系統(tǒng)支持Low-NA-EUV與High-NA-EUV光刻，可將掩模吞吐量提升三倍，目前已在領(lǐng)先芯片制造商處投入使用。ZEISS MeRiT與之互補(bǔ)，可實(shí)現(xiàn)對(duì)光掩模微小缺陷的定向修復(fù)，為掩模加工增加重要的質(zhì)檢環(huán)節(jié)。

蔡司北美區(qū)總裁Axel Christian指出，半導(dǎo)體制造要求越高，光掩模質(zhì)量越關(guān)鍵。通過ZEISS AIMS? EUV 3.0等掩模方案，蔡司SMT幫助客戶早期評(píng)估缺陷并支持穩(wěn)定的光刻工藝，同時(shí)與客戶及合作伙伴的緊密協(xié)作確保這些方案契合下一代芯片需求。

資料來源：Metrology and News - Online Magazine；原文發(fā)布日期：2026-10-15。本文為資料編譯。